S波段低噪聲放大器穩(wěn)定性設計范文

本站小編為你精心準備了S波段低噪聲放大器穩(wěn)定性設計參考范文，愿這些范文能點燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

摘要：為了加快低噪聲放大器的設計過程，采用全微帶匹配技術，使用ADS軟件設計了一款應用于2．2～2．3GHz頻段的低噪聲放大器。該放大器選用Agilent公司的高電子遷移率晶體管ATF－34143，根據(jù)噪聲系數(shù)和高增益的要求進行兩級放大器電路的設計，為提高設計效率，將偏置電路與穩(wěn)定性設計相結(jié)合。仿真結(jié)果表明，在設計頻段內(nèi)，增益大于23dB，噪聲系數(shù)小于0．6dB，輸入輸出駐波比小于1．2。

關鍵詞：低噪聲放大器；ADS；高電子遷移率晶體管；穩(wěn)定性設計

低噪聲放大器是射頻接收機前端的重要部件，其主要作用是放大天線接收到的微弱信號，并盡可能地降低噪聲干擾，以提高系統(tǒng)接收靈敏度［1］。隨著無線通信技術、雷達技術的快速發(fā)展，人們對系統(tǒng)靈敏度提出了更高的要求。因此，研制具有高增益、寬頻帶、低噪聲的微波射頻放大器，已成為現(xiàn)代微波電路設計的核心技術之一。為了提高電路設計效率，采用偏置電路設計與穩(wěn)定性設計結(jié)合在一起的分析方法。首先，根據(jù)設計指標選擇合適的有源器件，并確定其靜態(tài)工作點；通過合理設計匹配電路，以及將偏置電路設計與穩(wěn)定性設計綜合在一起考慮的方法，達到降低電路噪聲系數(shù)和輸入輸出駐波比，提高增益的目的；最后采用微波仿真軟件ADS對電路進行整體的優(yōu)化、設計。

1設計方法

根據(jù)微波網(wǎng)絡理論設計低噪聲放大器，圖1為晶體管放大器電路原理框圖。其中，ΓS為源反射系數(shù)；ΓL為終端負載反射系數(shù)；Γin和Γout分別為晶體管的輸入輸出反射系數(shù)。不同的ΓS和ΓL決定著晶體管放大器電路的穩(wěn)定性、噪聲參量、增益和電壓駐波比等性能參數(shù)［2］。設計低噪聲放大器電路的過程就是根據(jù)其增益、噪聲系數(shù)及駐波比等設計要求，并結(jié)合晶體管S參數(shù)來確定ΓS和ΓL，然后再由ΓS和ΓL的值確定電路的輸入和輸出匹配網(wǎng)絡，最后完成整個電路的設計工作。

2方案闡述

2．1設計指標主要技術指標：工作頻帶2．2～2．3GHz；增益大于20dB，帶內(nèi)波動小于1dB；噪聲系數(shù)小于1dB；輸入輸出回波損耗小于－10dB；輸入駐波比小于1．5；輸出駐波比小于1．5。

2．2方案確定根據(jù)上述指標要求，采用兩級放大的電路設計方案。整體電路主要由輸入輸出匹配電路、偏置電路及兩級放大電路組成。多級級聯(lián)放大器電路的噪聲系數(shù)公式［3］其中Fn和Gn分別為第n級放大器電路的噪聲系數(shù)和增益。由此可看出，當?shù)谝患壴鲆孑^大時，級聯(lián)放大器總的噪聲主要取決于第一級電路的噪聲，所以第一級放大器對噪聲系數(shù)影響較大，設計時應選擇優(yōu)質(zhì)器件；而第二級主要考慮增益，并要求級間和后級有最大傳輸功率。在器件的選擇方面，選用Agilent公司的ATF－34143低噪聲管，由數(shù)據(jù)手冊可知，在0．5～10GHz的較寬頻帶內(nèi)，晶體管具有噪聲系數(shù)低、增益高、輸入輸出易匹配和性能穩(wěn)定等優(yōu)點，是一款比較成熟的高性能晶體管，能很好地滿足設計需求。整個電路集成在同一塊基片上，設計選用F4B作為板材，其介電常數(shù)εr＝2．65，板材厚度h＝1mm，損耗角正切tanδ＝0．0017。電路匹配的傳輸線阻抗和電長度可基于以上參數(shù)，利用ADS等微波仿真軟件快速計算得到。2．3靜態(tài)工作點的選擇靜態(tài)工作點的選擇對電路正常工作有很大影響。從晶體管ATF－34143的數(shù)據(jù)手冊可看出，圖2（a）、（b）分別是ATF－34143在2GHz時，噪聲系數(shù)F與 Vds及Id的關系、增益Gain與Vds及Id的關系，當Vds＝3V，Id＝20mA時，噪聲系數(shù)接近最小值，增益約為17dB，晶體管工作為最佳狀態(tài)，滿足設計要求。因此，晶體管的靜態(tài)工作點選為Vds＝3V，Id＝20mA。

3電路設計與仿真

3．1穩(wěn)定性分析穩(wěn)定性是放大器的一個重要性能指標。穩(wěn)定性通常分為2種情況：1）絕對穩(wěn)定狀態(tài)。在這種情況下，放大器電路對于任意無源負載和信號源阻抗，都能穩(wěn)定工作。2）條件穩(wěn)定狀態(tài)。此時，電路的負載阻抗和信號源不能隨意選取，否則會引起電路自激振蕩的產(chǎn)生。放大器在工作頻帶內(nèi)能否達到穩(wěn)定，由以下條件決定［4］：式中，K、b稱為穩(wěn)定性判別系數(shù)，Δ＝S11S22－S12S21，K＞1且b＞0時為穩(wěn)定狀態(tài)，只有當式（2）～（5）同時滿足時，才能保證放大器處于絕對穩(wěn)定狀態(tài)。為防止放大器在通頻帶內(nèi)產(chǎn)生自激振蕩，在設計偏置電路和匹配電路前，需要先對管芯的S參數(shù)進行穩(wěn)定性掃描分析。圖3給出了晶體管ATF－34143在Vds＝3V，Id＝20mA偏置條件下的穩(wěn)定性仿真結(jié)果。由圖3可見，當頻率小于6GHz時，穩(wěn)定性判別系數(shù)K＜1，b＞0，管芯處于不穩(wěn)定的工作狀態(tài)。通常使用以下3種方法提高電路的穩(wěn)定性：1）在電路的輸入或輸出端串聯(lián)或并聯(lián)電阻，利用其阻性終端的特性消耗部分能量，降低放大器的增益，其缺點是增大了系統(tǒng)的噪聲系數(shù)；2）通過源極引入負反饋來改善低頻段穩(wěn)定性，但這種方法容易引起高頻段的不穩(wěn)定；3）采用漏極負反饋來提高晶體管穩(wěn)定性［5］。設計綜合采用源極引入負反饋和漏極接入有耗元件的方法，使放大器在工作頻段內(nèi)達到絕對穩(wěn)定狀態(tài)。

3．2直流偏置電路分析在擬定的靜態(tài)工作點下，直流偏置電路決定晶體管放大器能否正常工作是設計的關鍵部分。考慮到設計指標對噪聲系數(shù)、增益等要求較高和后續(xù)電路調(diào)試需要，本設計采用了雙電源供電模式［6］，柵極和漏極偏置網(wǎng)絡均按圖4所示模型進行設計。在柵極偏置網(wǎng)絡中，Port1一端接入微波通路，另一端通過接入一小段λ／4高阻微帶線來遏制交流信號對直流電源的影響。文獻［7］指出，電阻R1的值與噪聲系數(shù)密切相關，電阻R1越大，噪聲越大，為得到良好的噪聲系數(shù)，電阻R1的值應盡可能地小。電容C1應選取諧振頻率在中心頻率附近的電容，目的在于使得Port1處對設計頻段內(nèi)的微波信號呈現(xiàn)較大的阻抗［8］。電容C2和C3作為電源的去耦電容，其目的主要是濾除電源的低頻噪聲，以防止電源噪聲進入微波通路。

3．3穩(wěn)定性和偏置電路綜合設計采用將偏置電路設計與穩(wěn)定性設計結(jié)合在一起分析的方法，將兩者之間的相互影響聯(lián)系起來進行綜合設計，可提高設計效率。通過源端串聯(lián)一個短路微帶線，形成負反饋，同時在漏極加入一個電阻，進一步地提高低頻穩(wěn)定性。經(jīng)過反復調(diào)試和優(yōu)化，最終使電路在頻帶內(nèi)處于絕對穩(wěn)定狀態(tài)。圖5為穩(wěn)定性和偏置電路綜合考慮時的電路設計原理圖。表1為電路穩(wěn)定性仿真結(jié)果，由表1可看出，在0．5～10GHz的頻率范圍內(nèi)，穩(wěn)定性判別系數(shù)K＞1，b＞0，說明放大器電路在整個工作頻帶內(nèi)處于絕對穩(wěn)定的工作狀態(tài)。

3．4單級電路設計匹配電路設計對整個放大器起關鍵作用，最終決定了電路噪聲系數(shù)、增益和輸入輸出端口駐波比等［9］，匹配電路由輸入輸出匹配及級間匹配電路構成。對于工作在S波段的低噪聲放大器，電路的輸入輸出匹配網(wǎng)絡采用由幾段串聯(lián)或并聯(lián)的微帶線組成的分布參數(shù)元件構成。為在設計頻帶內(nèi)獲得滿意的匹配效果，通常先對中心頻率處進行匹配設計，然后再在整個頻帶范圍內(nèi)對電路進行微調(diào)并優(yōu)化［6］。在本設計中，匹配電路采用T型網(wǎng)絡結(jié)構，對輸入端進行匹配時，要以實現(xiàn)最佳噪聲為目的進行匹配，對輸入匹配網(wǎng)絡進行微調(diào)，同時嚴格控制電路噪聲系數(shù)，且兼顧增益、輸入駐波比等，輸出匹配電路主要用于提高電路增益，改善增益平坦度和降低輸出駐波比等。在初步確定了各匹配電路結(jié)構后，利用ADS軟件強大的優(yōu)化仿真和調(diào)諧功能對電路整體進行優(yōu)化，通過在ADS里設置匹配網(wǎng)絡為優(yōu)化目標，優(yōu)化得到各段微帶線的最佳尺寸，以確保各項指標均滿足設計要求。圖6為單級電路整體仿真原理圖，其中，Ⅰ表示輸入匹配網(wǎng)絡；Ⅱ表示柵極偏置網(wǎng)絡；Ⅲ表示微帶線構成的源極負反饋；Ⅳ是為改善電路低頻穩(wěn)定性而串聯(lián)的電阻。單級低噪放的輸入、輸出端回波損耗和駐波比分別如圖7、8所示。在2．2～2．3GHz頻帶內(nèi)，電路的輸入輸出端回波損耗小于－15dB，輸入輸出端口電壓駐波比均小于1．2，端口阻抗匹配得比較好：由圖9可知，單級放大器的增益最高達到12dB，反向傳輸系數(shù)S12小于－15dB。由圖10可知，輸出端口的噪聲系數(shù)小于0．5dB，表明電路的噪聲匹配特性較好。

3．5兩級電路仿真優(yōu)化結(jié)果由于單級電路難以滿足增益指標的要求，未能很好地抑制后級電路產(chǎn)生的噪聲影響，因此需要進行電路的兩級級聯(lián)設計，把增益提高到20dB以上。電路的仿真和整體優(yōu)化仍然在微波仿真軟件ADS中進行，將2個單級放大器電路進行級聯(lián)設計。以單級低噪聲放大器電路仿真結(jié)果為基礎，按照設計指標要求，將電路的噪聲參量、增益、輸入和輸出端口駐波比等參數(shù)設置為優(yōu)化目標，將各微帶線的尺寸、電容和電阻值設置為優(yōu)化變量，對電路進行整體優(yōu)化、調(diào)整。放大器電路的各項參數(shù)相互制約和影響，不能同時取得最佳值，故設計時應有所取舍，以使低噪聲放大器電路各項性能達到指標要求。圖11給出了兩級低噪聲放大器電路原理圖。電路的整體仿真優(yōu)化結(jié)果如圖12～14所示。由圖可知，在設計頻帶范圍內(nèi)，電路的輸入、輸出駐波比均在1．2以下，匹配特性良好；電路增益大于23dB，且增益平坦度在±0．5dB范圍內(nèi)；輸出端口的噪聲系數(shù)小于0．6dB，在保證低噪聲放大器得到較低噪聲系數(shù)的條件下，同時獲得了較低的駐波比，電路滿足整體設計指標要求。

4結(jié)束語

基于晶體管ATF－34143設計了一款S波段低噪聲放大器。采用源級引入負反饋和漏極接入有耗元件的方法，在達到噪聲匹配和最小輸入反射匹配的同時，通過在偏置電路和主傳輸線的恰當位置引入有耗電阻，滿足了放大器電路在設計頻段內(nèi)穩(wěn)定的要求。同時，本設計各項指標雖然達標，但是電路仍然有一些地方需要改進，如電路的增益平坦度不夠平穩(wěn)，變化范圍比較大，這有待在下一步的研究中加以改進。

參考文獻：

［1］徐興福．ADS2008射頻電路設計與仿真實例［M］．北京：電子工業(yè)出版社，2009：118－121．

［2］潘安，成浩，葛俊祥．X波段低噪聲放大器的設計與仿真［J］．現(xiàn)代雷達，2014，36（1）：66－70.

［4］王振朝，種少飛，韋子輝，等．射頻低噪聲放大器設計與仿真［J］．電視技術，2014，38（5）：81－88．

［5］馬群．S波段低溫低噪聲放大器［J］．低溫與超導，2013，41（8）：89－92．

［6］程曦，邱義杰．6～18GHz小型化低噪聲放大器的設計［J］．微波學報，2012，28（5）：85－88．

［7］王龍龍，項鐵銘，張范琦．X波段低噪聲放大器的仿真與設計［J］．杭州電子科技大學學報，2015（4）：11－15．

［9］韋可雷，郭敏，黃雷，等．2．4GHz低噪聲放大器設計［J］．電子設計工程，2016，24（18）：172－174．

作者：李占祥 岳宏衛(wèi) 吳超飛 龔全熙 單位：桂林電子科技大學