短波信道探測中DSP模塊設計范文

本站小編為你精心準備了短波信道探測中DSP模塊設計參考范文，愿這些范文能點燃您思維的火花，激發您的寫作靈感。歡迎深入閱讀并收藏。

《無線通信技術雜志》2014年第二期

1HFCOSS系統及工作原理

HFCOSS主要由數據發送與采集板、PLL、低噪聲直流電源、計算機(PC)終端、短波電臺和天線組成［18］。數據發送與采集板包括DSP模塊、DSP擴展隨機存儲器(RAM)、CPLD時序控制模塊、模數/數模轉換器(ADC/DAC)模塊、電臺工作模式和頻率控制模塊、GPS接收機模塊、GPS導航電文接收模塊、高速通用串行總線(USB)模塊、時鐘模塊。系統的收發同步由GPS秒脈沖觸發實現，同步誤差在10－7秒數量級，系統結構框圖如圖1所示。其中，DSP模塊主要負責數據的處理和傳輸，包括探測發送數據、接收數據、GPS導航電文數據、電臺控制命令等;CPLD時序控制模塊主要負責DSP與USB模塊、GPS導航電文接收模塊、電臺工作模式和頻率控制模塊之間通信的時序控制，以及分頻等;ADC/DAC模塊負責數據采集和數模轉換;GPS接收機模塊主要負責接收GPS導航電文，向DSP提供同步秒脈沖;GPS導航電文接收模塊主要負責GPS導航電文的接收、提取和傳輸，并在每分鐘的00秒產生一個脈沖供收發同步用，主要由單片機組成;電臺工作模式和頻率控制模塊主要由單片機組成，負責接收DSP傳來的電臺控制命令并轉發給短波電臺;USB模塊負責PC和DSP之間的數據實時傳輸;時鐘模塊為DSP、單片機和USB提供工作時鐘，主要有20MHz、11．0592MHz、24MHz晶振和反相器組成;銣時鐘和PLL模塊為收發短波電臺和ADC/DAC提供基準工作頻率源，使接收端采集得到的信號中由收發系統引入的頻差控制在0．007Hz以內;PC終端作為上位機，主要負責整個系統的啟動操作、數據發送與保存、控制電臺命令發送及狀態顯示等;短波電臺負責數據的發送和接收;低噪聲直流電源由開關電源和濾波器組成，給銣時鐘、PLL和短波電臺提供工作電源;DSP擴展RAM用于緩存探測數據。HFCOSS系統收發硬件電路完全相同，通過不同的軟件實現發和收的功能，采用脈沖壓縮技術和相干多普勒積分可以使發射功率比傳統探測儀降低1000多倍的情況下而在接收端具有相同的接收效果，大大降低了發射功率。系統可在3～30MHz頻段對短波信道進行掃頻探測，其頻率步進可調，最小為電臺的最小步進。系統啟動前，待發送數據以WAVE格式存儲在PC中，系統啟動以后，用戶可根據需要選擇發送數據，數據經USB模塊實時傳輸給dsp，緩存在DSP的片外存儲區，經DAC后由短波電臺經天線發射出去。每個頻率點的散射波由天線接收后，從接收機串行輸出到ADC進行采樣，并實時傳輸給DSP，緩存在DSP的片外存儲區，再由DSP經USB實時傳輸到PC端進行顯示和存儲。在Mat-lab中，通過編程實現短波信道沖擊響應的估計、散射函數的計算等工作。

2DSP模塊的設計

DSP模塊主要負責數據的處理和傳輸，包括探測發送數據、接收數據、GPS導航電文數據、電臺控制命令等;它的工作時鐘由20MHz晶振和兩個20pF的電容組成的電路提供，接入DSP的X1、X2腳。其它外圍電路設計如下。

2．1DSP中斷的設計設計中使用的DSP中斷主要有外部中斷INT1和INT3、緩沖串口中斷，如圖2所示。外部中斷INT1由GPS導航電文接收模塊在每分鐘的00秒發出的脈沖觸發;外部中斷INT3直接由GPS模塊輸出的秒脈沖觸發。在外部中斷INT1、INT3和相應軟件的協調下，發端和收端實現時間同步。緩沖串口中斷由DSP內部事件觸發，在時鐘和控制信號的配合下，在發端負責將短波信道探測數據發給DAC，在收端負責將ADC采集的短波信道探測數據存入DSP片外RAM。圖2中的中斷INT0和INT2在本文的設計中都沒有開放，留作備用。XF為通用輸出口，在程序調試階段使用，發光二極管為輸出指示器。

2．2DSP與GPS導航電文接收模塊連接電路的設計DSP與GPS導航電文接收模塊之間的數據傳輸是通過DSP的HPI口和單片機的P0口進行的。HPI的8位數據總線(HD0～HD7)和單片機的P00～P07連接，負責從單片機接收GPS導航數據;HBIL和P20連接，用于識別傳輸的是第1個或第2個字節;HCNTL0/1分別和單片機的P21、P22連接，用于選擇內部寄存器，根據其電平高低，可以分別選擇HPIC、HPIA、HPID;HR/W讀寫控制信號接P23，用于讀寫控制;HCS、HDS1、HDS2分別接P24、P37、P36，用于片選、讀選通和寫選通;HAS接高電平。單片機與HPI的具體連接框圖如圖3所示。當DSP與單片機交換數據時，HPI是單片機的一個外圍設備。HPI的使用是通過對HPIA、HPIC和HPID三個寄存器賦值實現的。單片機通過外部引腳HCNTL0和HCNTL1選中不同的寄存器。在進行數據傳輸時，HPI能自動地將單片機傳來的連續的8位數據組合成16位。

2．3DSP與CPLD之間連接電路的設計由于DSP與CPLD的工作電壓都是3．3V，所以，直接將DSP的地址線、數據線與相關的控制信號線與CPLD內部配置好的相應引腳相連即可，如圖4所示。PPS為GPS秒脈沖信號輸入端;A12～A15為地址線，用于DSP向CPLD傳輸短波電臺控制命令時的尋址;D0～D7為數據線，用于傳輸電臺控制命令;DS、IS、RW、MSTRB、IOSTRB為控制信號線。其中，DS、IS分別為數據、I/O空間選擇信號，MSTRB為數據存儲器選通信號，IOSTRB為I/O選通信號，RW是讀/寫信號。

2．4DSP與ADC/DAC之間連接電路的設計DSP與ADC/DAC芯片TLV320AIC23B的數據傳輸是通過DSP的多通道帶緩沖串口McBSP進行的，具體連接如圖5所示。其中，BCLKR0(引腳41)、BCLKX0(引腳48)分別是DSP串口0的數據接收、發送同步時鐘引腳;BDX0(引腳59)是串口0的串口數據發射輸出引腳，不發送信號時為高阻;BFSX0(引腳53)為串口0的同步發射信號引腳;BDR0(引腳45)串口0的串行數據接收輸入引腳;BFSR0(引腳43)為串口0的同步接收信號引腳。圖5DSP與ADC/DAC之間連接框圖

2．5DSP與RAM之間連接電路的設計RAM的地址線A0～A15(引腳5～1、44～42、27～24、21～18)與DSP的A0～A15(引腳5、7～11、131～134、136～141)，用于數據存取時的尋址;RAM的數據線D1～D16(引腳7～10、13～16、29～32、35～38)與DSP(引腳99～104、113～119、121～123)的數據線D0～D15相連接，用于數據存取。3．6DSP與USB之間連接電路的設計DSP與USB通過一個16位的雙向I/O口D0～D15相連接，DSP端是引腳99～104、113～119、121～123，USB端是引腳44～47、54～57、102～105、121～124，主要是作為DSP和PC之間的雙向數據傳輸通道。

3電路實現

系統的PCB板的設計工作采用VeriBest完成，VeriBest軟件具有良好的自動推擠式布線功能和引腳自動互換功能(對CPLD芯片)。PCB板的設計工作主要分兩步［18］:第一步，在DesignCapture中完成原理圖設計;第二步，VeriBestPCB中進行元器件的布局和布線。如果VeriBestPCB的元器件封裝庫中沒有某些元件的封裝，應測量元器件的封裝尺寸，自己畫出封裝并添加到VeriBestPCB的元器件封裝庫中。DSP芯片采用TMS320VC5402，它的工作時鐘由20MHz晶振和兩個20pF的電容組成的電路提供，接入DSP的X1、X2腳。GPS導航電文接收模塊采用STC89LE58RD+單片機，ADC/DAC采用TLV320AIC23B高性能音頻編解碼芯片，CPLD芯片采用EPM3128ATC100－10，USB芯片采用CY7C68013A。焊接完成后的DSP模塊的實物圖如圖6所示。圖6DSP模塊的實物圖

4結束語

開展短波信道傳播特性探測和建模等研究工作能給新型短波通信系統調制解調器的研制提供服務，對提高下一代短波數字通信電臺的性能，進而提高短波通信可靠性具有十分重要的意義。DSP模塊作為短波信道探測系統的重要一環，對系統的整體性能起著不可替代的作用。本文在介紹HFCOSS系統組成與工作原理的基礎上，著重對DSP模塊進行設計，包括DSP與GPS導航電文接收、CPLD、ADC/DAC、USB等模塊之間的連接電路以及DSP中斷電路進行具體設計，給出了原理圖并用硬件實現。實驗測試結果表明，所設計電路能滿足短波信道傳播特性探測工作的需要。

作者：劉月亮 閆定波付峰單位：中國人民解放軍91269部隊