非正弦波形發(fā)生器的電路設(shè)計(jì)范文

本站小編為你精心準(zhǔn)備了非正弦波形發(fā)生器的電路設(shè)計(jì)參考范文，愿這些范文能點(diǎn)燃您思維的火花，激發(fā)您的寫作靈感。歡迎深入閱讀并收藏。

摘要：

文中提出了一種基于FPGA中LPM（LibraryParameterizedModules）的非正弦波形發(fā)生器的電路設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。該系統(tǒng)的硬件部分主要用來(lái)生成和輸出非正弦波形信號(hào)，由3.3V和正負(fù)5V電源模塊，DA9708芯片、截止頻率為1kHz的二階低通濾波器、正負(fù)5V的幅度調(diào)節(jié)器構(gòu)成。軟件部分采用QuartusII進(jìn)行硬件描述語(yǔ)言進(jìn)行編程，在MATLAB中生成非正弦波形數(shù)據(jù)。通過(guò)MATLAB仿真與實(shí)驗(yàn)輸出波形對(duì)比表明，該非正弦波形發(fā)生器的設(shè)計(jì)實(shí)現(xiàn)周期短、輸出非正弦波形平滑穩(wěn)定，達(dá)到設(shè)計(jì)要求。

關(guān)鍵詞：

非正弦波形發(fā)生器；FPGA；LPM；DA9708

隨著直流輸電技術(shù)的應(yīng)用發(fā)展，高壓電纜線路和補(bǔ)償電容的增多，電力系統(tǒng)中的諧波分量將大大增加，它給電力設(shè)備和弱電系統(tǒng)帶來(lái)了諧波污染[1]，并且電力電子裝置的日益增多，使電網(wǎng)中的高次諧波愈來(lái)愈嚴(yán)重。因此，檢驗(yàn)諧波控制設(shè)備的性能，或者測(cè)試負(fù)載設(shè)備在收到擾動(dòng)時(shí)的工作情況等，需要一些專門的諧波發(fā)生器來(lái)產(chǎn)生所需的諧波[2]。目前設(shè)計(jì)信號(hào)波形發(fā)生器的方法主要有3種[3]：傳統(tǒng)的直接頻率合成技能（DS），鎖相環(huán)式頻率合成器（PLL），直接數(shù)字式合成器（DDS）。文獻(xiàn)[4]中設(shè)計(jì)了基于FPGALPM多功能信號(hào)發(fā)生器，其產(chǎn)生的波形為鋸齒波，三角波，階梯波和方波等規(guī)則波形，其波形數(shù)據(jù)采用數(shù)據(jù)表格輸入，對(duì)于復(fù)雜的畸變波形信號(hào)的產(chǎn)生有很大的局限性。以上信號(hào)發(fā)生器和一些常用的函數(shù)發(fā)生器都只能產(chǎn)生常用的正弦波、方波和鋸齒波等常規(guī)波形，作為電路的激勵(lì)源，能滿足一般的實(shí)驗(yàn)和研究的需要，不能滿足檢驗(yàn)諧波控制設(shè)備的需要，因此文中提出了一種基于FPGA中LPM的畸變波形發(fā)生器的電路設(shè)計(jì)。該系統(tǒng)對(duì)保證今后電力系統(tǒng)諧波的檢測(cè)與研究，具有十分重要的技術(shù)意義和經(jīng)濟(jì)價(jià)值。

1電路設(shè)計(jì)原理

LPM是FPGA中的參數(shù)可設(shè)置模塊庫(kù)，Altera提供的可參數(shù)化宏功能模塊是基于Altera器件的結(jié)構(gòu)做了優(yōu)化設(shè)計(jì)。QuartusII中含有功能強(qiáng)大的LPM_ROM模塊。在波形發(fā)生器的設(shè)計(jì)中，在ROM中儲(chǔ)存有數(shù)據(jù)，改變地址，就可以讀出對(duì)應(yīng)地址的數(shù)據(jù)，改變地址的變化頻率，通過(guò)建立參數(shù)化的LPM_ROM并存入所需要額波形數(shù)據(jù)并進(jìn)行驗(yàn)證[5]。圖1所示的畸變波形發(fā)生器的結(jié)構(gòu)由4個(gè)部分組成：FPGA模塊、8位DA芯片、二階低通濾波器、幅度調(diào)節(jié)器。FPGA采用EP4CE30F23C8N，頂層singal.vhdl在FPGA中實(shí)現(xiàn)，包含2個(gè)部分：一是ROM的地址信號(hào)發(fā)生器，由6位計(jì)數(shù)器擔(dān)任；二是一個(gè)諧波信號(hào)數(shù)據(jù)ROM，由LPM_ROM模塊構(gòu)成。LPM_ROM底層是FPGA中的EAB、ESB或M4K等模塊。地址發(fā)生器的時(shí)鐘CLK的輸入頻率f0與每周期的波形數(shù)據(jù)點(diǎn)數(shù)（選擇512點(diǎn)）得出D/A輸出的頻率f的關(guān)系是。

2系統(tǒng)硬件設(shè)計(jì)

模擬輸出硬件電路圖如圖2和圖3所示。該模擬端硬件電路由電源模塊，高速DA9708芯片、截止頻率為1kHz的二階低通濾波器、正負(fù)5V的幅度調(diào)節(jié)電路構(gòu)成。DA9708采用單電源供電的低功耗電流輸出型高速數(shù)模轉(zhuǎn)換器，轉(zhuǎn)換速度高達(dá)125MSPS，建立時(shí)間不大于35ns，轉(zhuǎn)換精度為1/4LSB，內(nèi)置1.2V參考電壓，輸出端采用查分電流輸出。3.3V和負(fù)5V電源模塊如圖4和圖5所示，其分別采用LM1117和MC34063電源芯片，LM1117提供電流限制和熱保護(hù)，芯片電路包含1個(gè)齊納調(diào)節(jié)的帶隙參考電壓以確保輸出電壓的精度在±1%以內(nèi)，輸出端需要一個(gè)至少10μF的鉭電容可以改善瞬態(tài)響應(yīng)和穩(wěn)定性。AD9708芯片差分輸出以后，為了防止噪聲干擾，電路中接入了二階低通濾波器，截止頻率為1kHz，其Multisium仿真電路如圖6所示。頻率響應(yīng)如圖7所示，由圖7可知，其截止頻率為1kHz。濾波器之后，使用了2片高性能145MHz帶寬的運(yùn)放AD8065，實(shí)現(xiàn)差分變單端，以及幅度調(diào)節(jié)功能，是整個(gè)電路性能得到而最大限度的提升。幅度調(diào)節(jié)，使用的是5K的電位器，最終的輸出范圍-5~5V（10Vpp）。

3系統(tǒng)軟件設(shè)計(jì)

3.1系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì)系統(tǒng)軟件設(shè)計(jì)結(jié)構(gòu)圖如圖8所示。在軟件設(shè)計(jì)中，由MATLAB生成畸變波形數(shù)據(jù)，在文檔編輯器中生成LPM可識(shí)別的mif文件，然后導(dǎo)入LPM模塊，在FPGA運(yùn)行過(guò)程中，時(shí)鐘設(shè)定為40MHz，并且對(duì)LPM模塊進(jìn)行查表法輸出。

3.2MATLAB生成諧波波形數(shù)據(jù)文件電網(wǎng)穩(wěn)態(tài)的供電電壓波形為工頻正弦波形，數(shù)學(xué)表達(dá)式為：Usin（ωt+α）項(xiàng)稱為基波，其周期與原畸變波形的周期相同，其它各相均為諧波。由于諧波的頻率是基波頻率的整數(shù)倍，所以Usin（3ωt+α）項(xiàng)稱為三次諧波，Usin（5ωt+α）項(xiàng)稱為五次諧波。在matlab仿真中的含1，3，5次諧波的畸變波形如圖9所示，并產(chǎn)生畸變波形數(shù)據(jù)。

3.3定制LPM_ROM初始化數(shù)據(jù)文件QuartusII能接受的LPM_ROM中的初始化數(shù)據(jù)文件的格式有2種：MemoryInitializationFile（.mif）格式和Hexadecimal（Intel-Format）File（.hex）格式，利用QuartusII的TextFile編輯，以后綴名mif格式存盤，便可得到MemoryInitializationgFile格式的文件[6]。本設(shè)計(jì)采用512點(diǎn)諧波波形數(shù)據(jù)[7]，將MATLAB生成的512點(diǎn)波形數(shù)據(jù)導(dǎo)入QuartusII中。

4實(shí)驗(yàn)對(duì)比

對(duì)設(shè)計(jì)好的電路板進(jìn)行編程后，通過(guò)FPGA板中JTAG仿真器把程序加載到系統(tǒng)中運(yùn)行，用TEK示波器進(jìn)行測(cè)量[8]得出了具體變波形圖，圖10和圖11列出了含3，5，7次諧波的畸變波形信號(hào)，并通過(guò)MATLAB仿真與輸出波形進(jìn)行了對(duì)比，其中，左側(cè)為示波器實(shí)際測(cè)量波形，右側(cè)為MATLAB仿真波形。

5結(jié)論

該系統(tǒng)采用MATLAB生成畸變波形數(shù)據(jù)以及基于FPGA中的LPM模塊系統(tǒng)對(duì)波形數(shù)據(jù)進(jìn)行處理，最后通過(guò)硬件電路對(duì)數(shù)字信號(hào)進(jìn)行模擬轉(zhuǎn)換輸出[9]，通過(guò)對(duì)比實(shí)驗(yàn)波形和MATLAB仿真波形，得出了系統(tǒng)產(chǎn)生的波形具有了諧波信號(hào)的特征，并且輸出波形平滑穩(wěn)定，沒有雜波，可以用于檢測(cè)諧波控制設(shè)備的性能，極大縮短了畸變波形發(fā)生器開發(fā)的周期，具有很好的應(yīng)用前景。

參考文獻(xiàn)：

[1]鄭奎璋，譚偉，沈曉凡，等.微機(jī)型三相諧波發(fā)生裝置[J].電網(wǎng)技術(shù)，1987（3）:29-31.

[2]安剛.基于DSP的任意次諧波發(fā)生器的設(shè)計(jì)[D].哈爾濱工業(yè)大學(xué)，2008.

[3]曾菊容.基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010（24）:98-100.

[4]徐運(yùn)武，周澤湘.基于FPGALPM多功能信號(hào)發(fā)生器設(shè)計(jì)[J].電子設(shè)計(jì)工程，2011（15）:179-182.

[5]權(quán)建軍.FPGA中LPM_ROM及其MATLAB模擬仿真[J].蘭州工業(yè)高等專科學(xué)校學(xué)報(bào)，2009（4）:13-17.

[6]謝亮.基于FPGA的ROM數(shù)據(jù)定制的幾種方法[J].科技廣場(chǎng)，2008（10）:160-161.

[7]張國(guó)飛，崔志勝，徐廣鑫，等.基于瞬時(shí)無(wú)功功率理論的APF諧波補(bǔ)償能力的仿真研究[J].陜西電力，2012（11）:77-81.

[8]王文龍，張少博，陳海峰.一種試驗(yàn)數(shù)據(jù)處理軟件設(shè)計(jì)[J].火箭推進(jìn)，2012（1）:76-80.

[9]胡異丁，歐進(jìn)發(fā)，鐘滔.基于LabVIEW的無(wú)線心率測(cè)量系統(tǒng)的設(shè)計(jì)[J].電子設(shè)計(jì)工程，2015（7）:43-45。

作者：楊盼盼 李華偉 單位：北京交通大學(xué)